ASIC设计cadence自动布局布线工具

戴上面具做人 · 发表于 2016-11-6 23:51:54

多谢分享

杨智昌 · 发表于 2016-12-30 16:37:04

下载看看吧

fengtang2332 · 发表于 2017-3-30 11:02:07

本节将使用综合工具（ Design Compiler）对一个 8 位全加器逻辑综合，并产生一个门级
网表；利用该网表使用自动布局布线工具（ Silicon Ensemble）生成一个全加器的版图。

zentrop · 发表于 2017-3-30 17:23:37

收藏了

grs · 发表于 2020-5-2 20:22:01

谢谢

garden2012 · 发表于 2020-5-13 22:11:59

先看看

arisy · 发表于 2021-3-17 20:20:45

谢谢楼主分享！

ZN0001 · 发表于 2023-3-14 11:40:33

谢谢

cmmjava · 发表于 2023-8-26 02:39:12

感谢分享

[转贴] ASIC设计cadence自动布局布线工具