在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3516|回复: 3

[求助] 请问关于violation的问题

[复制链接]
发表于 2011-10-12 09:38:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问encounter中的max cap violation in the design是不是必须要optmize 到zero为止呢?我都opt修了好多次了就是不到zero怎么办呀?请牛牛赐教,其他的两个(max_tran,max_fanout)都opt到zero了,除了max_cap,还有就是,cap violation 怎么分类了看了分三种cap violation,
some violations on clock net ,some violations on assign net ,some violations on big pin capacitance net
发表于 2011-10-12 17:52:11 | 显示全部楼层
cap要看你的约束是多少啊,
如果你set_max_capacitance 0.02  , 这显然是太小了,

如果你不写global constraint s, 就以.lib的为准,也不是坏事

DRC( design rule constrains :  max_trans/max_fanout/max_cap)都不是hard rule,
和design的频率和io 环境有关系,都是设计者自己给的, 实在不行可以waive的,
发表于 2011-10-12 17:53:03 | 显示全部楼层
你是怎么修的, optDesign -drv  ?

工具很难清到0 的, 除非很简单的design,
发表于 2017-6-28 13:07:25 | 显示全部楼层
回复 2# icf版主,你的意思是trans,cap可以忽视?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 12:29 , Processed in 0.023560 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表