单个网表跑LVS的问题，求大虾解之

wuqingfengd · 发表于 2011-10-11 15:40:07

您需要登录才可以下载或查看，没有账号？注册

x

没有总电路图，但是有单个的网表，有总的版图，现在想跑LVS该怎么办？比如我的core是自己画的，但是ESD+PAD是调用的，电路工程师给了单独的网表但是没有完整的电路图，现在想跑LVS该怎么弄？听说可以改网表，该怎么改？不知大家明白我的意思没有，求大虾解之

cxl666 · 发表于 2011-10-11 17:40:40

不管你的lvs工具是什么，比对过程都是从电路中提取网表与版图中提取的网表进行比对，所以你只需直接比对网表即可，不同工具的语法略有不同，比如calibre 使用.include调用子模块网表。

黄继成 · 发表于 2011-10-18 19:45:04

icfbicfb · 发表于 2011-10-18 20:43:41

对，可以 .include XXX.cdl

chip level一般采用 verilog 描述线连接关系，
然后calibre v2lvs 可以转 spice，

hiky · 发表于 2012-3-22 10:22:47

楼上正解

[原创] 单个网表跑LVS的问题，求大虾解之