Design in HV Integrated Circuit----(DDMOS DEMOS LDMOS)

fc不会飞 · 发表于 2014-6-9 10:46:23

回复 92# cliassh

你好看到你的留言，想请教你个关于DEMOs的问题，最近有个需求是在0.18um的logic工艺下做个nDEMOS，Vds电压12V，现在的问题是，漏极拉长的长度和外加电压的关系是怎样的，怎么来计算漏极拉长的距离，这部分不清楚，想请教下，或者有没有其他的资料推荐下，十分感谢！！

fc不会飞 · 发表于 2014-6-9 10:46:59

回复 99# 天涯123

你好看到你的留言，想请教你个关于DEMOs的问题，最近有个需求是在0.18um的logic工艺下做个nDEMOS，Vds电压12V，现在的问题是，漏极拉长的长度和外加电压的关系是怎样的，怎么来计算漏极拉长的距离，这部分不清楚，想请教下，或者有没有其他的资料推荐下，十分感谢！！

ralphtw · 发表于 2014-6-9 17:36:08

good reference for HV CMOS !

cdting · 发表于 2014-6-10 07:43:19

感謝 ~~~~

vincent_long · 发表于 2014-6-10 08:44:45

谢谢分享

xuleiwx · 发表于 2014-6-12 15:56:56

是2010年的讲稿。

chenxiaoming · 发表于 2014-6-12 20:16:06

great

arthur7511 · 发表于 2015-4-24 17:03:14

我这最后一帖到现在，都4年了，4年没来EETOP了。。。

cdting · 发表于 2015-4-26 21:09:51

非常感謝~~~

brolin_kid · 发表于 2015-4-27 10:46:09

非常感谢

账号		自动登录	找回密码
密码			注册

[资料] Design in HV Integrated Circuit----(DDMOS DEMOS LDMOS)

浏览过的版块

站长推荐 /1