设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › （经典讲解）静态时序分析与逻辑设计

123 / 3 页下一页

发新帖

楼主: dkyi

[资料] （经典讲解）静态时序分析与逻辑设计

发表于 2011-9-25 17:52:09 | 显示全部楼层

thanks for your sharing！

回复支持反对

发表于 2011-9-26 09:48:14 | 显示全部楼层

应该很多人需要才对啊

回复支持反对

发表于 2011-9-26 23:15:21 | 显示全部楼层

thanks very much

回复支持反对

发表于 2011-9-27 08:47:32 | 显示全部楼层

Thanks.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-9-27 10:57:05 | 显示全部楼层

多谢楼主！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-9-28 10:48:46 | 显示全部楼层

很好的资料啊，不错

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-9-29 12:50:58 | 显示全部楼层

dddddddddddddddddddddddd

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-9-30 21:45:50 | 显示全部楼层

时序分析应该用的到

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-10-1 00:46:18 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-10-1 12:43:55 | 显示全部楼层

谢谢了

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 03:09 , Processed in 0.023957 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表