如何在DFT仿真前插入一段等待时间

reinhart · 发表于 2011-9-4 17:17:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

正在设计的一个芯片的DFT_EN信号需要一个时序才能使能，例如，在开始仿真后等待1ms才能由0变成1.
这样，我需要在stildpv.v文件中，
while ( !$STILDPV_done()) #($STILDPV_run( pattern_number, vector_number ));
之前插入一段等待时间，否则我的第一个Pattern的开始的一串vecter一定会错误。
我直接在上述语句前加上 #10000，发现无法进行仿真，仿真会一直停滞在10000的时刻。
请问如何解决？我不想在tb中直接把dft_en的输出直接设置成1，那样毕竟与真实电路的工作状况不一致。

bingling512 · 发表于 2011-9-5 11:20:29

如果是atpg 可以在setup中等待对应的cycle，这样应该可以不用修改tb。
如果其它mbist之类的仿真，可以参考mentor生成jtag tb的方法来加。

不过我觉得你这个加法应该也没有问题，是不是等待时间太长了，而这段仿真又特别慢的原因导致仿真一直停在这个地方呢。可以确定一下是否是这个原因，如果是建义提高这段等待时间的仿真速度，比如可以考虑把时钟复位处理一下。

wrhwindboy · 发表于 2011-10-29 08:17:47

在你的Spf文件中直接set up proc 中直接加一些dummy cycle 然后再生成atpg 再仿真。也可以直接加在still99文件中

jery_cn · 发表于 2011-11-3 11:58:57

dummy cycle 可以repeat加入吗？要不然如果我要加1000个cycle，那不是要写1000次？

hugetable · 发表于 2011-11-6 12:06:05

学习一下

shycat · 发表于 2011-11-20 19:47:12

在stil中加loop，不过超过5000次就不行，store testsetup 后，工具处理不了，是不能够在ATPG的GSV中debug的。。。我也在纠结在这个问题上

bsgcgcy · 发表于 2011-12-14 16:02:23

受教了，过来学习中！
感谢大家的分享

[求助] 如何在DFT仿真前插入一段等待时间

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2