|  | 
 
| 
FPGA中常见模块设计
×
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册  | 
 
    
        
             
            
                
                错误检测与纠正电路的设计与实现.doc
                
             89.5 KB, 下载次数: 26
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                基于CPLD FPGA的半整数分频器的设计.doc
                
             43.5 KB, 下载次数: 21
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                基于FPGA的多种形式分频的设计与实现.doc
                
             44 KB, 下载次数: 21
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                基于FPGA的高频时钟的分频和分配设计.doc
                
             82.5 KB, 下载次数: 24
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                基于FPGA的全数字锁相环设计.pdf
                
             291.28 KB, 下载次数: 27
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                使用PLD内部锁相环解决系统设计难题.doc
                
             92.5 KB, 下载次数: 19
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                一种基于移位寄存器的CAM的Verilog HDL实现.doc
                
             90.5 KB, 下载次数: 18
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                异步FIFO结构及FPGA设计.doc
                
             130.5 KB, 下载次数: 32
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                用CPLD控制曼彻斯特编解码器.doc
                
             90 KB, 下载次数: 15
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                用VHDL语言在CPLD上实现串行通信.doc
                
             105 KB, 下载次数: 18
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                智能全数字锁相环的设计.doc
                
             53.5 KB, 下载次数: 14
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                错误检测与纠正电路的设计与实现.doc
                
             89.5 KB, 下载次数: 14
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                基于CPLD FPGA的半整数分频器的设计.doc
                
             43.5 KB, 下载次数: 9
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                基于FPGA的多种形式分频的设计与实现.doc
                
             44 KB, 下载次数: 10
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                基于FPGA的高频时钟的分频和分配设计.doc
                
             82.5 KB, 下载次数: 8
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                基于FPGA的全数字锁相环设计.pdf
                
             291.28 KB, 下载次数: 6
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                使用PLD内部锁相环解决系统设计难题.doc
                
             92.5 KB, 下载次数: 11
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                一种基于移位寄存器的CAM的Verilog HDL实现.doc
                
             90.5 KB, 下载次数: 6
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                异步FIFO结构及FPGA设计.doc
                
             130.5 KB, 下载次数: 5
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                用CPLD控制曼彻斯特编解码器.doc
                
             90 KB, 下载次数: 6
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                用VHDL语言在CPLD上实现串行通信.doc
                
             105 KB, 下载次数: 6
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             
        
             
            
                
                智能全数字锁相环的设计.doc
                
             53.5 KB, 下载次数: 9
                , 下载积分:
                资产 -2 信元, 下载支出 2 信元 
                
             |