5.8G VCO

cll412121 · 发表于 2011-8-12 18:55:01

回复 10# xushuainju

不就是做后仿吗那个寄生的参数是版图提取出来的你再加到原理图上仿有那必要吗可能方法问题吧

xushuainju · 发表于 2011-8-15 11:35:15

作用就是不会让你前仿和后仿出现很大差距以至于需要改动电路啊！作用就是老师就不会再说你的电路有问题了啊。你提取一次之后，把它变成经验，以后不用提取也可以知道大概加多少电容了，换个pll你可以加相同大小的电容，然后后仿的时候频率差距就不会很大了。。。

cll412121 · 发表于 2011-8-15 23:44:17

回复 12# xushuainju

后仿不对当然要改前仿的参数你没懂我意思

fallangel · 发表于 2011-8-17 11:18:40

你设计的时候没考虑寄生，是你设计问题，设计之初
就要将这个寄生考虑进去。理想的设计前仿的寄生电容刚好匹配你提取的，layout和Schematic基本不改。
高频信号设计，所有信号通路节点都要把寄生考虑进去，添加一些cap当作寄生，这样仿真才真实，这样
你的信号通路损耗才小，否则你后仿发现增益下降，再返回去改原理图参数，增加电流来驱动寄生。

在这里，很多人多有多年的工程经验，要虚心一些！