在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3496|回复: 8

[求助] 关于fpga验证

[复制链接]
发表于 2011-8-7 10:43:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
fpga 验证一般的步骤是什么?需要大量的测试吗?比如一条case跑很多次,时序问题是不是在大量测试时才会发现,我指的是一条case需啊测试比如几千次吗?
发表于 2011-8-7 18:46:39 | 显示全部楼层
不太懂。
发表于 2011-8-7 20:18:51 | 显示全部楼层
你说的是FPGA板级测试么?在硬件测试环境下测试?

如果是板级测试,一般一个case就测一次,通过了就OK,如果时序有问题,单个用例也会测出来。最后要有拷机测试,让DUT长期运行,拷机会暴露由环境引起的时序问题(温度升高)。
发表于 2011-8-8 11:50:15 | 显示全部楼层
新人,不懂,踩踩。。
发表于 2011-8-10 10:36:20 | 显示全部楼层
问题有点儿笼统。FPGA验证类似一个真实的硬件环境,主要是fuction的验证
发表于 2011-8-17 17:24:43 | 显示全部楼层
FPGA的原型验证属于系统级验证, 在验证时往往是根据模块及系统进行功能划分,每个功能验证的结果的观察,要看验证环境和验证人员的想法了, FPGA验证的调试是个大问题,因为他很难像VCS仿真那样追踪信号,只能通过结果来分析这个大的功能是否正确,如果得到的结果不对,此时就要追踪问题了,导致问题的原因往往就太多了。总的来说FPGA验证速度快,调试难(内部信号可观测性差)。
发表于 2012-8-6 09:37:31 | 显示全部楼层
学习学习中
发表于 2012-8-6 14:13:19 | 显示全部楼层
TestCase的个数当然越多越好,非定向激励会探测到你意想不到的激励空间,发现之前从未想到的问题。例如:功能,时序,接口等。
发表于 2012-8-6 16:27:04 | 显示全部楼层
quartus可以通过signaltap查看波形,如果你想查看一次任务的完整波形的话,可以使程序循环运行。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 15:24 , Processed in 0.030247 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表