|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
Low-Jitter Dual-Loop Nested Delay-Locked Loop 黄怡贞 摘要．．．．．．．．．．．．．．．．．．．．．．．Ⅱ
ABSTRACT．．．．．．．．．．．．．．．．．．．．．Ⅲ
目录．．．．．．．．．．．．．．．．．．．．．．．Ⅳ 第一章 绪论 ．．．．．．．．．．．．．．．．．．．1
1.1 频率误差简介 ．．．．．．．．．．．．．．．．1
1.2 产生频率误差的原因 ．．．．．．．．．．．．．2
1.3 频率误差对高速数字系统的影响 ．．．．．．．．3
1.4 各章节编排方式 ．．．．．．．．．．．．．．．5
第二章 双回路延迟锁定回路 ．．．．．．．．．．．．6
2.1 传统模拟式延迟锁定回路 ．．．．．．．．．．．7
2.2 双回路延迟锁定回路．．．．．．．．．．．．．10
2.3 系统各子电路的设计与仿真．．．．．．．．．．13
2.3.1 相频侦测起始电路．．．．．．．．．．．．14
2.3.2 充电泵与回路滤波器．．．．．．．．．．．22
2.3.3 偏压电路．．．．．．．．．．．．．．．．26
2.3.4 双控制延迟单元．．．．．．．．．．．．．27
2.3.5 输入频率前置放大器．．．．．．．．．．．31
2.3.6 输出频率前置驱动电路．．．．．．．．．．32
2.4 系统设计与仿真结果．．．．．．．．．．．．．34
2.5 芯片布局及测试．．．．．．．．．．．．．．．38
2.5.1 芯片布局．．．．．．．．．．．．．．．．38
2.5.2 芯片测试．．．．．．．．．．．．．．．．44
第三章 具有较低信号抖动的巢状逻辑架构．．．．．．54
3.1 传统模拟式延迟锁定回路离散时间z-值域分析．．54
3.2 巢状式延迟锁定回路分析．．．．．．．．．．．60
3.3 系统设计与仿真结果．．．．．．．．．．．．．65
3.4 芯片布局及测试．．．．．．．．．．．．．．．69
3.4.1 芯片布局．．．．．．．．．．．．．．．．69
3.4.2 芯片测试．．．．．．．．．．．．．．．．74
第四章 结论．．．．．．．．．．．．．．．．．．．82
4.1 量测结果讨论．．．．．．．．．．．．．．．．82
4.2 未来方向．．．．．．．．．．．．．．．．．．84
参考文献．．．．．．．．．．．．．．．．．．．．．85 | 
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2011-8-2 19:53:20
