请教如何约束PLL时钟

ertss · 发表于 2011-8-2 19:03:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位好，

小弟用Quartus的PLL产生了一个160Mhz的时钟，但是现在这个时钟域出现了setup violation，
我想把这个时钟的约束调节的紧一点来解决建立时间不足的问题，比如170Mhz，请问要怎样约束？

我之前用了derive_pll_clock命令，这个命令是不是默认约束为160Mhz？

ghost_ic · 发表于 2011-8-2 21:26:25

同问！！！

huxiaokai2005 · 发表于 2011-8-3 09:11:59

derive_pll_clock是根据PLL的配置自动约束PLL输出时钟，它的原理其实就是自动调用create_generated_clocks分别约束各个时钟；因此楼主可以自己添加create_generated_clocks约束各个时钟，这样的好处是约束条件可随意变化！

doedr · 发表于 2011-8-11 01:36:29

create_generated_clocks

eaglelsb · 发表于 2011-8-11 18:15:30

这种情况下，你应该在setup不足的地方改改代码啊，如修改关键路径优先级，打一拍寄存器，或修改综合选项，加多周期约束等选择啊，而不是对时钟改约束

[求助] 请教如何约束PLL时钟

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2