设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 个人资料共享 DFT设计 FPGA设计 VCS介绍 VERDI介绍 信 ...
1 ...2345678910
返回列表 发新帖
楼主: zhtxwd

[原创] 个人资料共享 DFT设计 FPGA设计 VCS介绍 VERDI介绍 信号完整性分析

[复制链接]
pala0001
发表于 2015-9-7 21:40:15 | 显示全部楼层
感谢楼主,分享
回复 支持 反对

举报

670687308
发表于 2018-4-1 17:52:44 | 显示全部楼层
厉害了，受教了
回复 支持 反对

举报

iNostory
发表于 2018-4-11 09:42:59 | 显示全部楼层
回复 1# zhtxwd


   学习一下
回复 支持 反对

举报

1 ...2345678910
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:55 , Processed in 0.014302 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表