在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
楼主: ply001

[资料] SPI FPGA通信

[复制链接]
发表于 2012-8-25 14:45:59 | 显示全部楼层
先看看
发表于 2012-8-28 12:40:58 | 显示全部楼层
good data
发表于 2012-8-28 22:22:51 | 显示全部楼层
回复 1# ply001


        没钱来打酱油
发表于 2012-8-31 20:50:27 | 显示全部楼层
感谢分享~
发表于 2012-9-1 10:09:40 | 显示全部楼层
不错的资料
发表于 2013-1-18 15:31:55 | 显示全部楼层
多谢了
发表于 2013-1-19 11:29:18 | 显示全部楼层
给楼主几个建议: (既然是参数化)
   1. SPI 的时钟可以自定义设置(内部有个分频什么的)
   2. SPI 能够用上升沿或者是下降沿采集或发送数据。
  3.  时钟可以是默认高电平或者低电平选择。(无传输情况下时钟的电平状态)
  4. SPI 的控制方式 Master/Slave 应该是可以设置的。
  5. 并行数据应该具有同步的加载控制信号。(数据由加载控制信号采集或接收)
发表于 2013-2-22 23:33:25 | 显示全部楼层
非常感谢
发表于 2013-3-4 10:35:29 | 显示全部楼层
xiexiefenxiang
发表于 2013-3-5 13:45:56 | 显示全部楼层
谢谢分享!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 03:10 , Processed in 0.020291 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表