SPI FPGA通信

javasun · 发表于 2012-8-25 14:45:59

先看看

manoj123 · 发表于 2012-8-28 12:40:58

good data

fengzhepianzhou · 发表于 2012-8-28 22:22:51

回复 1# ply001

没钱来打酱油

xqiang1230 · 发表于 2012-8-31 20:50:27

感谢分享~

zhuwentao810 · 发表于 2012-9-1 10:09:40

不错的资料

yanglishan · 发表于 2013-1-18 15:31:55

多谢了

murphy522 · 发表于 2013-1-19 11:29:18

给楼主几个建议： (既然是参数化)
1. SPI 的时钟可以自定义设置(内部有个分频什么的)
2. SPI 能够用上升沿或者是下降沿采集或发送数据。
  3.  时钟可以是默认高电平或者低电平选择。(无传输情况下时钟的电平状态)
  4. SPI 的控制方式 Master/Slave 应该是可以设置的。
  5. 并行数据应该具有同步的加载控制信号。(数据由加载控制信号采集或接收)

mimivsyoyo · 发表于 2013-2-22 23:33:25

非常感谢

wgang0224 · 发表于 2013-3-4 10:35:29

xiexiefenxiang

franklee · 发表于 2013-3-5 13:45:56

谢谢分享！！！

[资料] SPI FPGA通信

站长推荐 /2