请问PR之后的layout signoff 标准

conniezhou · 发表于 2011-7-24 22:42:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

如题！

      我用encounter 做了一个小芯片准备走MPW，请问一下大侠在tapeout之前还有哪些细节需要考虑。
目前状态是这样：
               用starRC 提取post_layout_max.spef post_layout_min.spef 给前端工程师做sta。
               前端工程师反馈回来的消息是没有什么问题。时序以及其它路径都没有vio的。

所以在这种情况下是否可以认为encounter 的工作就结束了， save gds 给后面物理验证就行了呢？还是需要其它的细节调整。

这里的IR drop也已经没有问题的，tie high low也加了。请大侠指教！

还有就是在encounter做timing 分析的时候，如果在conf文件里已经指定了所有cell 的max min timing lib ，再后面做timing 分析的
时候就不需要做任何其它设置，这样就可以了吗？

sflash008 · 发表于 2011-7-25 09:26:18

Filler cells 添加，Encounter 内嵌的DRC/LVS/ANT清掉

conniezhou · 发表于 2011-7-25 22:17:21

filler cell（STD IO） & dummy metal 以及后端的物理验证流程（drc lvs ant）也run过，没有问题。
所以请教还是否有其它漏下的步骤？

chibijia · 发表于 2011-7-25 22:21:17

同问，目前我的处境和楼主很相似，希望能具体探讨切磋下！

TomPaul · 发表于 2011-7-25 22:22:47

Power?FV?

papertiger · 发表于 2011-7-26 09:44:23

再加FV 应该就可以了。

你们公司多大啊。gds跑还换另外人跑物理。

icfbicfb · 发表于 2011-7-26 13:15:25

timing OK 了，就可以做drc/lvs

了， tapeout完了，填下 MPW 的各种MT form
，
然后还有jobview，

这些都是MPW 的一些流程

账号		自动登录	找回密码
密码			注册

[求助] 请问PR之后的layout signoff 标准

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1