频率生成问题

wangshiminking · 发表于 2011-7-22 16:26:33

您需要登录才可以下载或查看，没有账号？注册

x

怎么从50mhz 生成162mhz vga显示的时候用到的

alenww · 发表于 2011-7-22 16:56:51

锁相环

lhlhualin · 发表于 2011-7-22 18:33:49

FPGA可以调时钟模块来配置

wangshiminking · 发表于 2011-7-24 19:21:00

回复 2# alenww

生成不了162的。。报错

wangshiminking · 发表于 2011-7-24 19:22:00

回复 3# lhlhualin

能说在具体点的吗？谢谢

sages · 发表于 2011-7-24 22:15:44

锁相环都不能？
不会吧

jiangyq · 发表于 2011-8-10 16:47:11

锁相环串联

110500623 · 发表于 2011-8-10 17:41:11

fpga中两个DCM级联起来，第一个3倍频，第二个进行小数分频，乘以27，除以25，可以试下，不能保证一定行。

eaglelsb · 发表于 2011-8-11 18:19:21

对于PLL，应该哪样的频率都可以生成吧？只是如果是整数倍或简单的*m/n，这样生成时钟精确度更高些。
也许存在个调整能力问题，可试着LS的方法看看。

理工小朱 · 发表于 2011-8-14 13:21:25

精度问题，有点麻烦

[求助] 频率生成问题