在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 5317|回复: 4

[原创] 9B96 PB7/NMI引脚问题

[复制链接]
发表于 2011-6-17 17:11:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
很多朋友在使用LM3S系列的芯片的时候,把PB7当做普通的IO口用,但是PB7默认为NMI特殊功能管脚,要想配置为普通IO口需要特殊操作,数据手册里有说明,很多人都不注意,导致程序运行不成功。下面提供一些配置的样例程序,帮助大家来解决这个问题:




  1.     //
  2.     // Convert the PB7/NMI pin into a GPIO pin. This requires the use of the
  3.     // GPIO lock since changing the state of the pin is otherwise disabled.
  4.     //
  5.     HWREG(GPIO_PORTB_BASE + GPIO_O_LOCK) = GPIO_LOCK_KEY_DD;
  6.     HWREG(GPIO_PORTB_BASE + GPIO_O_CR) = 0x80;
  7.     //
  8.     // Make PB7 an output.
  9.     //
  10.     GPIODirModeSet(GPIO_PORTB_BASE, GPIO_PIN_7, GPIO_DIR_MODE_OUT);
  11.     GPIOPadConfigSet(GPIO_PORTB_BASE, GPIO_PIN_7, GPIO_STRENGTH_8MA,
  12.     GPIO_PIN_TYPE_STD);
  13.     //
  14.     // Clear the commit register, effectively locking access to registers
  15.     // controlling the PB7 configuration.
  16.     //
  17.     HWREG(GPIO_PORTB_BASE + GPIO_O_LOCK) = GPIO_LOCK_KEY_DD;
  18.     HWREG(GPIO_PORTB_BASE + GPIO_O_CR) = 0x00;


复制代码
发表于 2011-6-28 10:38:36 | 显示全部楼层
good answer!
发表于 2011-7-4 19:06:34 | 显示全部楼层
谢谢!
发表于 2011-7-4 20:17:58 | 显示全部楼层
感谢感谢
发表于 2011-7-5 08:12:53 | 显示全部楼层
谢谢 ~ ~ ~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:14 , Processed in 0.028955 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表