四相时钟的实现？

bluesky9896 · 发表于 2011-6-11 19:48:31

您需要登录才可以下载或查看，没有账号？注册

x

由CLK1实现如图的四项时钟呢？
其中的关键是，如何使用简单的逻辑电路由CLK1实现CLK3.
即做90度的延迟。
不要告诉我用PLL啊

twfly · 发表于 2011-6-11 23:04:19

2分频然后xor就可以实现你的波形

bluesky9896 · 发表于 2011-6-11 23:38:45

出不来吧？CLK3的上升下降沿哪里来啊？

bluesky9896 · 发表于 2011-6-14 10:05:32

各位站友，有无好的办法呢？

YZ_CYCLONE · 发表于 2011-11-21 12:09:43

你去看xilinx的网站上用这个资料

liuhe19821115 · 发表于 2011-11-28 15:20:14

先做一个2倍频率的周期信号,将其分频(上升沿触发)得到其中一组信号,在将2倍频率的周期信号反向后在分频(上升沿触发)后得到另一组信号.

liuhe19821115 · 发表于 2011-11-28 15:25:30

将clk1其分频(上升沿触发)得到其中一组信号,在将clk1信号反向后在分频(上升沿触发)后得到另一组信号. 将得到的两组信号XOR就应该可以了,

xiaoxiaoyun52 · 发表于 2024-12-19 10:34:08

大佬是异或还是同或

hglsy · 发表于 7 天前

xiaoxiaoyun52 发表于 2024-12-19 10:34
大佬是异或还是同或

异或就可以，clk1与clk1/2异或出来相差90，再分别反相，但是上升沿之间会有延迟

[求助] 四相时钟的实现？