在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: skyzl

[原创] 请大侠们指点65nm设计注意事项

[复制链接]
发表于 2011-9-13 19:03:53 | 显示全部楼层
那种东西也就是拿来参考参考。
关键是要知道为什么要那么做。
发表于 2011-9-14 09:02:37 | 显示全部楼层
65nm从文档上看虽然只是多了些要求,但这些要求加上65nm本身的物理特性,还是会带来不少麻烦的,特别是对于之前一直做.13/.18工艺的。

首先Signoff要看的scenario比之前多好多,这也就导致Timing OPT的时候要收敛的view多好多,这样首先PR流程一定要切到MCMM模式,用BCWC会累死,而且OPT的时间也长很多,特别是大规模的项目,不过现在新出现的Signoff ECO工具在能解决一些问题。

其次是65nm在Min/Max不同Corner下的延时漂移更厉害了,而且PR工具的RC Extract引擎和Signoff RC Extract引擎的偏差也变大,这样使得一些Setup/hold要求很严格的路径(比如DDR interface)的收敛变得更难,以前用OPT闭着眼睛也能修的Violation,现在要很仔细的分析data/clock path, 手工place,利用Useful Skew才能搞定。

第三是65nm工艺SI的必查的signoff选项,所以又给原来就苛刻的Timing加了一道限制,特别是PTSI报出来的SI incremental delay很悲观,而且这些路径在AR工具中往往看不到或者猜不准,所以经常导致到了Signoff阶段还发现一大堆SI没有收,所以用适当的Signoff SI工具,提前评估SI,必要的时候用SPEF/SDF反标注的做法来对付SI问题(而且是MCMM的SI哦)。

其他的当然还有一些复杂的Design rule,不过现在的Routing引擎好像对付得比较好啦;至于DFM,65nm的时候还是可选项,TSMC也提供DFM服务,花钱就行;另外还有就是Leakage变大了,特别是高速高温的情况下,Leakage大好多啊,一般项目尽量用LP工艺吧,如果不追求很高速度的话。
发表于 2011-10-8 11:40:19 | 显示全部楼层
nice。。。
发表于 2011-10-8 15:21:22 | 显示全部楼层
回复 6# icfbicfb


    thank you
发表于 2012-9-12 16:19:59 | 显示全部楼层
谢谢12楼分享经验
发表于 2013-2-5 16:12:07 | 显示全部楼层
12F很棒的分享, 感謝!
发表于 2013-2-16 13:14:32 | 显示全部楼层
路过 感谢12楼分享经验
发表于 2013-11-15 11:41:50 | 显示全部楼层
12楼辛苦啦
发表于 2014-6-27 16:36:20 | 显示全部楼层
谢谢楼主
发表于 2014-6-28 09:52:26 | 显示全部楼层
谢楼上分享经验
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 02:39 , Processed in 0.033745 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表