sigma-delta ADC 调制器问题

kinglij · 发表于 2011-6-8 19:46:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 kinglij 于 2011-6-8 19:49 编辑

最近在做sigma-delta ADC，调制器架构如下图所示。采用的是三阶（2-1）MASh结构，第一级2bit量化，第二级1bit量化。

对该架构进行了simulink验证，调制器输出功率谱如下：

调制器实际电路仿真下，其功率谱密度如下：

电路仿真下，调制器的输出功率谱

比较两个功率谱密度，很容易发现：电路仿真下，带内的噪声几乎的平的，没有被压下去，导致信号与带内噪声的差只有80dB左右。远远小于simulink中的130dB。

现在的问题是，为什么在电路仿真中，带内的噪声没有被压下去？是做fft时没有加窗函数原因还是调制的电路设计有问题？

急求高手解答....

vdslafe · 发表于 2011-6-9 00:49:18

用hann window FFT

only123456 · 发表于 2011-6-9 11:54:34

你的理论设计是多少位的啊，你的第一级采样电容大小？热噪声理论上是多少啊

kinglij · 发表于 2011-6-10 09:02:08

回复 2# vdslafe
直接fft和加hanning 之后fft，对调制器输出而言，哪个更能反映实际频谱

kinglij · 发表于 2011-6-10 09:06:16

回复 3# only123456

输出24bit，采样电容1p左右，热噪声1.1*10-8V左右

only123456 · 发表于 2011-6-10 11:55:42

回复 5# kinglij

采样电容太小了吧，osr=128的时候，你要达到-110db的带内噪声，需要4p以上的电容啊，你这个24bit的，带内噪声要小于-146db，加上-20db的余量，采样电容应该大的惊人啊

kinglij · 发表于 2011-6-10 12:22:33

回复 6# only123456

如果真按24bit 146dB来计算，采样电容会相当大，但是事实上SNR不可能达到140+ dB，所以估算的时候是按照16bit的有效位来计算的，然后加上了一定的余量

only123456 · 发表于 2011-6-10 12:32:35

回复 7# kinglij

我以前做了个16bit指标的，采样电容用了3pf，osr=128的，测出来结果是14bit，你可以参考一下

vdslafe · 发表于 2011-6-10 13:37:27

加窗和不加窗没啥区别。

如果你有足够耐心，慢慢移动fft 的起始点，不加窗也有可能得到很好的fft 图

kinglij · 发表于 2011-6-11 13:03:12

回复 8# only123456

好的，谢谢哈。问题的原因我已经查出来了，主要是因为调制器输出中含有几mV的直流失调，所以导致做fft分析时加窗与不加窗会有区别，不知道你当时做的时候是怎么处理直流失调的

[求助] sigma-delta ADC 调制器问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2