设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 【seu 2010频综一枚】 PLL频率综合器中整数和小数分频器 ...

1 ... 8 9 10 11 12 131415 16 / 16 页下一页

发新帖

楼主: tianxian

[资料] 【seu 2010频综一枚】 PLL频率综合器中整数和小数分频器设计与实现

发表于 2021-1-12 23:56:05 | 显示全部楼层

Thanks!!!!

回复支持反对

发表于 2021-1-13 11:04:24 | 显示全部楼层

very good book for 小数分频器设计

回复支持反对

发表于 2021-1-14 14:58:57 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-3-24 10:36:31 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-8-4 14:53:39 | 显示全部楼层

thx for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-8-4 18:07:53 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-8-9 14:31:13 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

我不是在笑

发表于 2022-1-20 10:57:14 | 显示全部楼层

学习一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-1-20 16:45:45 | 显示全部楼层

这篇论文里面有ΣΔ的verilog代码吗？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-1-21 00:38:07 | 显示全部楼层

Thanks!!!

回复支持反对

1 ... 8 9 10 11 12 131415 16 / 16 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-19 07:04 , Processed in 0.019608 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表