在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4533|回复: 10

[求助] About array cell direction in memory chip

[复制链接]
发表于 2011-5-30 16:39:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
There is only one array direction in one chip for technology reason. Why?
发表于 2011-6-1 14:43:43 | 显示全部楼层
<90nm process,为了良率,要求memory gate 必须同向
 楼主| 发表于 2011-6-2 13:12:40 | 显示全部楼层
回复 2# paulszicc


    Thanks,paulszicc!Could you explain it more clearly?
发表于 2011-6-3 13:48:49 | 显示全部楼层
由于工艺尺寸越来越细,会对每一层,如poly metal做opc补偿处理,所以为了大家得到一致的 同一的补偿,要求poly gate 方向一致, 因为补偿是各向异性的。不如同样一个ram ,互成90度摆放的话,对x方向poly gate width 做了50nm补偿,那么另一个ram poly gate就变成了对l 做了50nm补偿,这样 两个ram的电气想能是不是就不一样了呢
发表于 2011-7-13 13:36:31 | 显示全部楼层




顶你,说的真好。
谢谢分享。
发表于 2011-8-12 12:40:21 | 显示全部楼层
懂了,这就是为啥要保持poly一致性( orientation ) 的原因,,

那其他block呢, 比如analog IP , 要遵守这个不能转90度原则么
发表于 2011-8-14 19:05:27 | 显示全部楼层
device size in analog Ip is bigger relatively, so it does not need to keep same oritation with array device, but for analog Ip match pair, match is important.
发表于 2011-8-17 17:09:27 | 显示全部楼层
学习了,谢谢。
发表于 2011-8-19 11:28:25 | 显示全部楼层
Analog一般由放大器保证了电器性能对工艺环境的非敏感性。(前提是本身的mismatch什么都足够好,增益足够大。)
发表于 2011-11-28 22:45:14 | 显示全部楼层


由于工艺尺寸越来越细,会对每一层,如poly metal做opc补偿处理,所以为了大家得到一致的 同一的补偿,要求 ...
paulszicc 发表于 2011-6-3 13:48



顶   学习了     就原来做的测试数据来看  横竖放是有一些差别的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 04:50 , Processed in 0.023588 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表