设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC测试与可测性 › 讨论区 › 什么样的工艺下才有必要在memory BIST中加入对retention ...
返回列表 发新帖
查看: 2718|回复: 1

[求助] 什么样的工艺下才有必要在memory BIST中加入对retention的测试?

[复制链接]
creese
发表于 2011-5-26 11:17:08 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
我们现在用的是0.18um的工艺,请问是否有必要加入在memory BIST中加入retention呢?如果要加的话,retention时间多少为宜?
如果不加的话,应该在什么样的工艺下开始加入retention测试呢?retention的时间又如何确定?
谢谢!
Memory, 测试

相关帖子
回复

举报

david_sung
发表于 2011-8-19 15:35:31 | 显示全部楼层
这个没有定数的，retention可能因为微小漏电引起的，工艺尺寸越小漏电越大一些，根据mentor的retention CKB算法好像是1s还是2s来着，还有一种方式是测试VCCmin来反应retention问题
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 23:40 , Processed in 0.037086 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表