verilog A无法提取网表

dk.peng

各位大虾，小弟在做ADC，想用verilogA写一个小程序将仿真数据弄到matlab里面分析，
遇到了一个问题，我编的verilogA文件在仿真的时候不能生成网标，请问这是怎么回事啊？
有做过的大侠请不吝赐教，小弟感激不尽！长期守候！

amodaman

必须产生一个veriloga view，生成网表的时候要确认veriloga view在switch view list中，那么普通的spectre netlist procedure 就可以在最后的网表中加进了一个ahdl_include 语句了。同时要检查CDF参数有没有画蛇添足的情况，因为不需要特殊的CDF参数就可以生成了。