珍藏多年的SourceInsight3.5 支持Verilog, VHDL扩展包

gxicer · 发表于 2015-7-31 09:42:28

好东西谢谢分享

cwpeng · 发表于 2015-8-5 17:38:13

剛好有這方面的需求，感謝分享

kdkk · 发表于 2015-9-28 16:16:37

sourceInsight支持verilogHDL插件

hongminyu · 发表于 2015-9-30 11:16:43

thanks!!!!!!!!!!!!!!!!!!!!!!!!!!

seesea11 · 发表于 2016-1-10 15:21:58

以前用UE，换这个试试

james_xiong · 发表于 2016-2-1 14:51:51

学习！

daneast · 发表于 2016-3-15 19:08:06

可以用，但是有些地方设置的有问题。比如1.相同类型的input信号，颜色和字体显示不一样；
2.wire signed or reg signed+变量，高亮了signed而不是变量。

mlx21012 · 发表于 2016-4-29 10:08:24

感谢啊！！

Oo精灵鼠oO · 发表于 2016-6-14 20:01:44

感谢分享哈

yhsy1002 · 发表于 2016-7-1 09:07:48

非常感谢楼主的分享

[资料] 珍藏多年的SourceInsight3.5 支持Verilog, VHDL扩展包