在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: guoyu

[原创] 基于CORDIC的NCO(DDS,DDFS) (附完整Matlab,Verilog程序)

[复制链接]
发表于 2016-7-31 22:51:10 | 显示全部楼层
good, thanks.
发表于 2016-8-14 21:26:44 | 显示全部楼层
非常感谢
发表于 2016-8-15 08:56:48 | 显示全部楼层
回复 1# guoyu


   很好的资料 谢谢楼主的分享
发表于 2016-8-31 16:23:30 | 显示全部楼层
请问~~~为什么Verilog实现移位相加的时候,不需要考虑溢出呢?如果需要用cordic算法迭代15次,那么就需要移位相加15次,为什么不需要将输入数据扩展15bit呢?
发表于 2016-9-6 23:14:59 | 显示全部楼层
谢谢分享
发表于 2016-9-23 23:35:54 | 显示全部楼层
非常感谢楼主分享!!!!!!!!!!!
发表于 2016-9-25 09:04:24 | 显示全部楼层
谢谢了,东西确实不错!
发表于 2016-9-25 18:11:33 | 显示全部楼层
多谢分享!
发表于 2016-10-13 09:48:42 | 显示全部楼层
谢谢楼主
发表于 2016-11-14 15:54:07 | 显示全部楼层
回复 1# guoyu


   多谢楼主分享,找了好久的资料了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 00:15 , Processed in 0.024566 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表