设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 四位8段数码管显示verilog源程序
12
返回列表 发新帖
楼主: wuxiaohuhao

[资料] 四位8段数码管显示verilog源程序

[复制链接]
lx778
发表于 2014-4-9 10:49:51 | 显示全部楼层
很好。。。。。。。。。。。。
回复 支持 反对

举报

ZQlinky
发表于 2014-7-16 14:46:45 | 显示全部楼层
楼主，我想问一下，50Mhz的时钟分频得到1Khz的时钟，计数器是记到50000，而不是记到25000吗？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lianyilong
发表于 2014-7-29 01:21:11 | 显示全部楼层
下来看看
回复 支持 反对

举报

wdzic_fbb
发表于 2015-1-22 10:48:07 | 显示全部楼层
好东西 谢谢楼主了 ！！！
回复 支持 反对

举报

莲心禅韵
发表于 2015-11-20 10:36:48 | 显示全部楼层
你得代码风格真心挫，好好修炼，别拿烂文件骗人
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 06:32 , Processed in 0.016666 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表