在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3017|回复: 0

[求助] 菜鸟求问 verilog + pheriphery circuit ==> function verification?

[复制链接]
发表于 2011-4-1 17:44:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想請教各位大大
小弟我想驗證(設計邏輯電路RTL+periphery circuits) ==> 想驗證電路的function
如果想快速的驗證, 應該怎麼做呢?
還有, 如果想在verilog的環境下去做驗證, 應該要如何實現呢? (因為用Hsim實在是太花時間了)
希望能有高手能夠提供您寶貴的意見或資料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 00:05 , Processed in 0.013003 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表