|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 lucywang 于 2011-3-21 18:44 编辑
===========================================================
Physical Design Engineer/Technical Lead
Experience with one of the major P&R (Place & Route) tool suites (Cadence, Synopsys, Mentor, or Magma).
Good understanding of timing closure and signoff (PrimeTime experience preferred).
Scripting expertise (Perl, Tcl, or Python) a plus
Understanding of toplevel (SoC) hierarchical design issues
薪资可谈!!!!!!
职位要点:有半导体APR数字后端开发经验,2-4年工作经验,英语读写熟练,可简单交流
工作地点:上海
===========================================================
详情请联系我哦,也可以发简历至Email&Msn: itjobs@live.cn
QQ: 896288163
我会根据您的具体个人情况给您推荐适合的职位:)
|
|