设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Trade off and optimization in analog CMOS design
123
返回列表 发新帖
楼主: turtlewang

[资料] Trade off and optimization in analog CMOS design

[复制链接]
andy2000a
发表于 2020-10-22 16:04:52 | 显示全部楼层
這個一直說反型指數
跟 gmID  設計有何相關?   不過前面提到 gmID

wek invertsion   gm/Id = 1/ nVt
vgs- vt < -72m    ic < 0.1

strong    vgs- vt > 220mv
   gm/Id = 1/Veff ,  veff =vgs-vth
stron + 速度饱和  gm/Id  = 1/Veff
ic > 10 => strong

moderate    ic =0.1~10

回复 支持 反对

举报

Tradeoff
发表于 2023-7-31 17:08:02 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 20:55 , Processed in 0.014985 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表