本人想学习FPGA，谁能介绍一个开发板呢？

89274616 · 发表于 2011-3-10 18:24:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我目前在看一个开发板是

Cyclone 与 Cyclone II 内部资源比较，Cyclone II的资源更多。所以我们选择了经济实惠的CycloneII。
一、核心系统：
采用双时钟设计：(方便用户开发)
一个50MMhz和12MMhz的时钟。
NIOS II/SOPC系统测试最大为150Mhz，比100MHz的SRAM快50MHz.
1、CycloneII核心：EP2C8Q208C8N：
2、SDRAM：256Mbit为满足用户海量存储：(为用户在做SOPC或者NIOS II系统提供足够的内存)；
NIOS II/SOPC系统测试最大为150Mhz，比100MHz的SRAM快50MHz.
我们的系统可以用PLL来设置，让SDRAM稳定工作在多种频率下：
50MHz
75MHz
100MHz
150MHz
以上频率是我们实际测试过的，我们给的实验例子里面也有的。
SDRAM地址线，数据线和控制线是相互独立的。没有复用。
3、Flash：64Mbit能满足大中小型开发(UC/OS UCLinux 等等其他嵌入式操作系统)，为用户配置NIOS的镜像文件：
Flash地址线和数据线是和SRAM地址线和数据线的复用，控制线独立。
4、SRAM: 4Mbit：256K×16 BIT的SRAM(高速存储器)/100MHz
SRAM地址线和数据线是和Flash地址线和数据线的复用，控制线独立。
我们的系统可以用PLL来设置，让SRAM稳定工作在多种频率下：
50MHz
75MHz
100MHz
以上频率是我们实际测试过的，我们给的实验例子里面也有的.
5、EPCS4 配置芯片,容量4MBIT，：
6、提供配置模式：JTAG和AS。此外配置管脚通过插针引出：
AS配置接口和JTAG配置接口都采用了ESD防静电二极管保护，可达150000V的静电保护。
7、核心板的有源时钟为50Mhz和一个12MHz)：
50M的晶体在板子的正面，12M的晶体在板子的背面。
8、CPU的I/O除开SDRAM使用的I/O口没有用排针接出来，其他的I/O都接出来了。大概有80个左右。通过3排插针引出，用户可以充分自由发挥，扩展更灵活：(扩展I/O完全考虑了电磁兼容的问题,满足信号完整性)
9、FPGA供电系统：采用外接5V的直流电：
二  外围I/O资源：
1、 6位LED发光二极管（做流水等实验）数码管复用。
2、 8位LED数码管（做动态或静态数码管显示实验,频率计；秒表....）
3、一路蜂鸣器（用作发声实验）
4、 4只独立按键（做按键控制实验）
5、 I2C串行EEPROM 24C04（做IIC总线实验）
6、 VGA接口（做VGA实验,VGA是8位色的）
7、 MAX232 专用串口通讯电路（做和其他系统的串口通讯实验）
8、 1602LCD字符型液晶接口（不包括LCD）（做字符显示实验）
数据线和数码管复用。
9、 12864LCD液晶接口(不包括LCD)(做汉字字符等显示实验)
数据线和数码管复用。
10、双PS/2键盘接口（做PS/2键盘实验）
11  SD卡接口。
12  DS1302时钟芯片（带有时钟电池），
13  DS18B20温度传感器（和KEY2公用一个I/O）
14  红外线接收头（和KEY1公用一个I/O）
15  独立的AD芯片TLC549.
16  独立的DA芯片DAC0832
17  独立的步进电机驱动芯片。
怎么样呢？