设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › PLL的设计和Layout报告，有详细版图和电路图！ ...

1 ... 6 7 8 9 10 11 121314 / 14 页下一页

发新帖

楼主: pcaocn

[资料] PLL的设计和Layout报告，有详细版图和电路图！

发表于 2018-11-30 11:50:38 | 显示全部楼层

Thanks a lot

回复支持反对

发表于 2018-11-30 12:44:06 | 显示全部楼层

回复 1# pcaocn

thanks for sharing,good resourse

回复支持反对

发表于 2018-12-31 07:44:10 | 显示全部楼层

一般吧，低速PLL的设计

回复支持反对

发表于 2019-1-2 22:56:59 | 显示全部楼层

good reference for PLL

回复支持反对

发表于 2019-1-3 12:46:15 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-1-17 22:09:19 | 显示全部楼层

192.168.0.

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-1-18 09:21:06 | 显示全部楼层

Good.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-1-18 10:32:11 | 显示全部楼层

Thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-1-18 14:32:04 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-1-19 12:24:13 | 显示全部楼层

i download it

回复支持反对

1 ... 6 7 8 9 10 11 121314 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-9 03:02 , Processed in 0.022126 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表