请教一下osc中phase noise和jitter

i0977454522

thnask

stm2010

我对Ring Oscillator中的jitter的一些理解
关于Hajimiri论文Jitter and Phase Noise in Ring Oscillators的读后总结

  P=N*Itail*VDD   （31）
      （35）
把式（31）代入式（35）得
      （35a）（我自己的推导）
（Word 公式无法上载）
我看了这篇文章，得到观点如下：
假定我们只考虑差分结构Ring Oscillator
1.jitter与沟道长度有关：沟道越长，jitter越小。主要是garmma的影响。
2.jitter与级数关系：jitter与级数无关。参见式（35a），可以把级数N消去。
3.jitter与功耗关系：Itail越大，jitter越小。参见（35a）。与总功耗无关，而是与单级功耗有关。
4.jitter与信号幅度关系：信号幅度（RL*Itail）越大，jitter越小。
5.jitter与电路工作点关系：Over driver Voltage（Vchar）越大，则噪声越小。
6.jitter 与VDD的关系：没有关系，因为jitter仅与振荡幅度有关。只不过VDD大，允许的振荡幅度大，VDD小，允许的振荡幅度小。
7.如果输出波形对称，则phase noise或jitter的主要成分是THERMAL noise，这个THERMAL noise来自沟道电流和负载电阻。事实上，如幅度（RL*Itail）一定，增大电流，则要减小电阻，效果是一样的。但是，同时Itail在分母是平方，所以增大电流还是能较少jitter。
8.如果输出波形不过对称，则1/f noise 对jitter有较大贡献。此1/f来自两个方面。一是Itail，另一个是差分对，包括增益级和负载级。论文认为在振荡中心频率附近1/f noise 和THERMAL noise对jitter没有贡献，而是在低频端有贡献。低频端的贡献是因为频率调制。假设振荡器工作在某一频率，而这一频率正比与尾电流Itail，由于低频噪声的影响，Itail在低频有一定变化分量，这一变化分量必定反映到振荡频率上。实际上，尾电流的噪声对振荡频率的影响相当于一个混频器。低频的噪声与高频的振荡频率相乘，则低频噪声被叠加进振荡频率两侧。如果是高频噪声，比如振荡频率附近，相乘后为直流附近和2倍振荡频率附近，因为不满足振荡条件，则被衰减，所以影响较小。低频噪声对增益级及负载级的影响可以通过类比尾电流噪声来分析。
9.对论文中实测数据分析
9.1相同功耗，级数，负载；不同的差分管大小及振荡频率，则是频率越低，噪声越小。可对比样本（13,14,20,22）。
9.2 总功耗相同，级数大，噪声小。参见样本（24,25,26）。与结论2矛盾。
9.3 相同的管子大小，级数；相应的负载与功耗，频率变化。输出噪声不定。参见样本（13,16）和样本（15,18,20,21,23）

结合自己认识，对以上观点的一些讨论：
1.    jitter与级数的关系：这个关系十分复杂。从振荡器理论来说，假定每级噪声一定，级数大，环路增益大，则相应的噪声会大。但是，Ring Oscillator的Q值（或类似Q值的量）与级数的关系未知。Q值大，则噪声小；Q值小，则噪声大。参见上述的结论2及9.2，可见二者有些矛盾。
2.    振荡的幅度不可能做得很对称，因为NMOS与PMOS不可能做得很匹配。因此1/f 噪声还是很可观的。这要求减小控制尾电流管子的增益，增加此管子的面积。
3.    在振荡频率中心及附近的1/f 噪声和热噪声对Phase Noise和Jitter是有贡献的，因为振荡源就是这些噪声，只不过频率接近，对较远处（此论文中的1MHZ）没有影响而已。
4.    对Ring Oscillator 的Q值的一些探讨。Q值就是一个选通回路的带宽的倒数。Q值越大，带宽越小。对于一个稳态环路，闭环增益必定为单位增益，否则幅度就会变化。但是，选通回路的形状是不改变的（通常为无源器件），增益改变主要通过有源器件的非线性。假设振荡器振荡在选通回路中心，则整个环路，此点增益最高，其它各点增益，将按照选通回路的形状衰减。对比Ring Oscillator，同样存在这样一个选通回路，就是延迟。假定选通回路形状不变（也许不成立），则认为振荡中心点频率的信号增益为1，其它各点频率信号的增益将按照选通回路形状衰减下去。由此可见，级数越多，增益越大，Q值就越高。这里有两方面的影响。一是环路增益变大，噪声变大，二是Q值变高，噪声变小。二者的综合影响，要进一步分析。
5.    在我的仿真中，发现低频段相位噪声的影响较大。在1G Hz振荡频率，我比较过两个MODEL，一个1/f noise比较大，THERMAL 较小；另一个1/f noise较小，THERMAL noise较大。在10-1kHz，前者的噪声较小；在1k-10g Hz，后者噪声较小。最后计算10－10MHZ的jitter时，发现前者前者的jitter较小。由此推论，在较低频段10-1k，噪声主要来源于THERMAL noise，在中间频段（1k-10Mhz），噪声主要来自1/f noise。高于10MHZ噪声这里不考虑。因此，优化jitter设计，则要求Ring oscillator有较低的低频段噪声。也就是说，热噪声要小。当然，1/f noise对jitter也有较大贡献，也需要小。

stm2010

我对Ring Oscillator中的jitter的一些理解
关于Hajimiri论文Jitter and Phase Noise in Ring Oscillators的读后总结

  P=N*Itail*VDD   （31）
      （35）
把式（31）代入式（35）得
      （35a）（我自己的推导）
（Word 公式无法上载）
我看了这篇文章，得到观点如下：
假定我们只考虑差分结构Ring Oscillator
1.jitter与沟道长度有关：沟道越长，jitter越小。主要是garmma的影响。
2.jitter与级数关系：jitter与级数无关。参见式（35a），可以把级数N消去。
3.jitter与功耗关系：Itail越大，jitter越小。参见（35a）。与总功耗无关，而是与单级功耗有关。
4.jitter与信号幅度关系：信号幅度（RL*Itail）越大，jitter越小。
5.jitter与电路工作点关系：Over driver Voltage（Vchar）越大，则噪声越小。
6.jitter 与VDD的关系：没有关系，因为jitter仅与振荡幅度有关。只不过VDD大，允许的振荡幅度大，VDD小，允许的振荡幅度小。
7.如果输出波形对称，则phase noise或jitter的主要成分是THERMAL noise，这个THERMAL noise来自沟道电流和负载电阻。事实上，如幅度（RL*Itail）一定，增大电流，则要减小电阻，效果是一样的。但是，同时Itail在分母是平方，所以增大电流还是能较少jitter。
8.如果输出波形不过对称，则1/f noise 对jitter有较大贡献。此1/f来自两个方面。一是Itail，另一个是差分对，包括增益级和负载级。论文认为在振荡中心频率附近1/f noise 和THERMAL noise对jitter没有贡献，而是在低频端有贡献。低频端的贡献是因为频率调制。假设振荡器工作在某一频率，而这一频率正比与尾电流Itail，由于低频噪声的影响，Itail在低频有一定变化分量，这一变化分量必定反映到振荡频率上。实际上，尾电流的噪声对振荡频率的影响相当于一个混频器。低频的噪声与高频的振荡频率相乘，则低频噪声被叠加进振荡频率两侧。如果是高频噪声，比如振荡频率附近，相乘后为直流附近和2倍振荡频率附近，因为不满足振荡条件，则被衰减，所以影响较小。低频噪声对增益级及负载级的影响可以通过类比尾电流噪声来分析。
9.对论文中实测数据分析
9.1相同功耗，级数，负载；不同的差分管大小及振荡频率，则是频率越低，噪声越小。可对比样本（13,14,20,22）。
9.2 总功耗相同，级数大，噪声小。参见样本（24,25,26）。与结论2矛盾。
9.3 相同的管子大小，级数；相应的负载与功耗，频率变化。输出噪声不定。参见样本（13,16）和样本（15,18,20,21,23）

结合自己认识，对以上观点的一些讨论：
1.    jitter与级数的关系：这个关系十分复杂。从振荡器理论来说，假定每级噪声一定，级数大，环路增益大，则相应的噪声会大。但是，Ring Oscillator的Q值（或类似Q值的量）与级数的关系未知。Q值大，则噪声小；Q值小，则噪声大。参见上述的结论2及9.2，可见二者有些矛盾。
2.    振荡的幅度不可能做得很对称，因为NMOS与PMOS不可能做得很匹配。因此1/f 噪声还是很可观的。这要求减小控制尾电流管子的增益，增加此管子的面积。
3.    在振荡频率中心及附近的1/f 噪声和热噪声对Phase Noise和Jitter是有贡献的，因为振荡源就是这些噪声，只不过频率接近，对较远处（此论文中的1MHZ）没有影响而已。
4.    对Ring Oscillator 的Q值的一些探讨。Q值就是一个选通回路的带宽的倒数。Q值越大，带宽越小。对于一个稳态环路，闭环增益必定为单位增益，否则幅度就会变化。但是，选通回路的形状是不改变的（通常为无源器件），增益改变主要通过有源器件的非线性。假设振荡器振荡在选通回路中心，则整个环路，此点增益最高，其它各点增益，将按照选通回路的形状衰减。对比Ring Oscillator，同样存在这样一个选通回路，就是延迟。假定选通回路形状不变（也许不成立），则认为振荡中心点频率的信号增益为1，其它各点频率信号的增益将按照选通回路形状衰减下去。由此可见，级数越多，增益越大，Q值就越高。这里有两方面的影响。一是环路增益变大，噪声变大，二是Q值变高，噪声变小。二者的综合影响，要进一步分析。
5.    在我的仿真中，发现低频段相位噪声的影响较大。在1G Hz振荡频率，我比较过两个MODEL，一个1/f noise比较大，THERMAL 较小；另一个1/f noise较小，THERMAL noise较大。在10-1kHz，前者的噪声较小；在1k-10g Hz，后者噪声较小。最后计算10－10MHZ的jitter时，发现前者前者的jitter较小。由此推论，在较低频段10-1k，噪声主要来源于THERMAL noise，在中间频段（1k-10Mhz），噪声主要来自1/f noise。高于10MHZ噪声这里不考虑。因此，优化jitter设计，则要求Ring oscillator有较低的低频段噪声。也就是说，热噪声要小。当然，1/f noise对jitter也有较大贡献，也需要小。