在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 14644|回复: 36

[转贴] CADENCE原理图与PCB设计说明

[复制链接]
发表于 2011-2-21 22:06:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
序 言 3
第一章 系统简介 4
1.1    系统组成 4
1.1.1   库  4
1.1.2   原理图输入 4
1.1.3   设计转换和修改管理 4
1.1.4   物理设计与加工数据的生成 4
1.1.5   高速PCB规划设计环境 4
1.2 Cadence设计流程 4
第二章  Cadence安装 5
2.1    安装步骤 5
2.2    LICENSE设置 7
2.3    库映射 8
2.4    修改cds.lib文件,设置原理图库: 8
2.5    编辑ENV文件,设置PCB库: 9
第三章 CADENCE库管理 10
3.1    中兴EDA库管理系统 10
3.2    CADENCE库结构 12
3.2.1   原理图(Concept HDL)库结构: 12
3.2.2   PCB库结构: 12
第四章  项目管理器 13
4.1   项目管理的概念 13
4.2   创建或打开一个项目 13
4.3   原理图库的添加: 14
4.4   填写设计(Design)名称 14
4.5   增加新的Design(设计) 15
4.6   项目的目录结构 15
第五章 原理图设计 16
5.1   图纸版面设置 16
5.1.1  图纸统一格式设置 16
5.1.2  栅格设置 18
5.2   Concept-HDL的启动 19
5.3   添加元件 20
5.3.1  逻辑方式添加器件 20
5.3.2  物理方式添加器件 20
5.4   画线 21
5.4.1  Draw方式 21
5.4.2  Route方式 22
5.5  添加信号名 22
5.6  画总线 22
5.7  信号名命名规则 24
5.8  元件位号 25
5.8.1 元件位号手工标注 25
5.8.2 元件位号的自动标注 25
5.8.3 元件位号的自动排序 26
5.9  Cadence属性 26
5.10   组操作 28
5.10.1  组定义: 28
5.10.2  组命名 28
5.10.3  组操作 28
5.11  常用命令 29
5.11.1 常用的快捷键 29
5.11.2 检查连接关系 30
5.11.3 点画命令 30
5.11.4 查找元件和网络 30
5.11.5 两个不同网络名的网络连接的方法 30
5.11.6 错误检查 30
5.11.7 检查Cadence原理图单个网络名 31
5.11.8 对隐藏了电源和地腿的器件定义电源和地信号 31
5.12  增加新的原理图页 31
5.13  原理图多页面操作 32
5.14  信号的页区位置交叉标注 (Cross Reference) 32
5.14.1 信号的页区位置交叉标注 (Cross Reference)的作用 32
5.14.2  交叉标注需注意的几点: 32
5.14.3 信号的交叉标注 (Cross Refrence)的方法 32
5.14.4 层次设计中出模块信号的交叉标注 33
5.14.5 出页信号的交叉标注的要求 33
5.15  在不同的project下实现原理图拷贝 33
5.16  打印图纸 35
5.17 自动生成料单 36
5.18  原理图归档 38
5.19  原理图评审 39
第六章 从原理图到PCB 39
6.1 从原理图到PCB的实现 39
6.2     原理图到PCB的转换过程: 39
第七章   PCB设计 41
7.1  导入数据 41
7.2  Allegro用户界面 41
7.2.1 控制面板的作用 42
7.2.2 工具栏的显示 43
7.3  Layout准备 43
7.3.1 创建PCB图的物理外形 43
7.3.2 设置板图尺寸参数 46
7.3.3 设置版图的栅格值: 47
7.3.4 设置板图选项 47
7.3.5 设置PCB板的叠层 47
7.3.6 设置约束条件 48
7.3.6.2 设置扩展的距离规则 49
7.3.7  可视性和颜色设置 51
7.4  PCB布局 52
7.5 PCB布线: 54
7.6  添加过孔和替换过孔 55
7.6.1 添加过孔 55
7.6.2 替换过孔 55
7.7 优化走线 56
7.8 覆铜处理 56
7.8.1 阴版覆铜 57
7.8.2 阳版覆铜 58
7.9 分割电源平面 58
7.10  位号标注 60
7.11  加测试点 61
7.12  DRC检查 61
7.13  生成报告文件 61
7.14  VALOR检查 61
7.15  生成光绘文件和钻孔文件 61
7.15.1 生成光圈文件(art-aper.txt),即D码表 61
7.15.2 生成钻孔文件 62
7.15.3 生成光绘文件 62
 楼主| 发表于 2011-2-21 23:20:03 | 显示全部楼层
CADENCE原理图与PCB设计说明.zip (2.25 MB, 下载次数: 626 ) 附件
发表于 2011-2-22 06:12:41 | 显示全部楼层
thanks
发表于 2011-2-22 10:43:29 | 显示全部楼层
非常感谢。。
发表于 2011-2-22 13:06:04 | 显示全部楼层
发表于 2011-2-22 17:18:45 | 显示全部楼层
xiexie
发表于 2011-2-22 18:44:03 | 显示全部楼层
谢谢楼主分享,Cadence强大啊
发表于 2011-2-22 21:06:02 | 显示全部楼层
非常感谢。。
发表于 2011-2-23 20:40:54 | 显示全部楼层
看看
发表于 2011-3-3 14:42:28 | 显示全部楼层
谢谢楼主分享,Cadence强大啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 04:13 , Processed in 0.026418 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表