高级verilog RTL 设计指导(重新发）

yangfunc · 发表于 2011-2-20 10:50:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

原来的五个包，太黑了，现在一个包。

本资料是由日本半导体设计协会专门为IC设计工程师们所编写的rtl设计规范。本书中涉及到信号命名规则，同步异步信号处理，以及testbench编写方法，scan时相关信号处理，以及dc综合时的相关注意事项等等。这在国内是没有的绝顶好资料，为公司的内部资料，绝不骗钱。

hui3462 · 发表于 2011-2-20 11:41:29

这些都是基础的没多少实际意义的

leaiopewqs · 发表于 2011-2-20 11:44:44

非常感谢。。

lvtv · 发表于 2011-2-20 11:54:50

下了，希望有用~~

eda111 · 发表于 2011-2-20 12:02:21

非常感谢。。

Daniel10003 · 发表于 2011-2-20 12:53:31

非常感谢。。

cool88now · 发表于 2011-2-20 13:42:54

thanks

puyuwei · 发表于 2011-2-20 14:10:33

谢谢分享！

fixit · 发表于 2011-2-20 15:03:03

thanks

apteye · 发表于 2011-2-20 17:28:50

thanks

[资料] 高级verilog RTL 设计指导(重新发）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2