【Verilog数字VLSI设计教程】李林编著【中文清晰版】

eekevin25 · 发表于 2011-5-29 01:14:17

好書...感謝分享...

eekevin25 · 发表于 2011-5-29 01:16:45

NEW...NEW....BOOK, THX A LOT...

howardYANG · 发表于 2011-5-29 13:54:46

reg [18:0] lfsr=0;

always @ (posedge clock)
lfsr <= {lfsr, ~lfsr[18]^lfsr[5]^lfsr[1]^lfsr[0]};

howardYANG · 发表于 2011-5-29 13:55:31

thnaks for sharing

howardYANG · 发表于 2011-5-29 13:56:46

reg [18:0] lfsr=0;

always @ (posedge clock)
lfsr <= {lfsr, ~lfsr[18]^lfsr[5]^lfsr[1]^lfsr[0]};

robberxiong · 发表于 2011-5-29 17:42:29

不错，短小精悍的书！

meijingguoyu · 发表于 2011-5-29 19:49:06

感谢版主，好人啊

fefefssfs · 发表于 2011-5-30 23:59:23

关于关于一幅幅

mouse0815 · 发表于 2011-6-19 00:28:57

非常感谢

swjwjzd · 发表于 2011-6-21 23:12:20

非常好谢谢楼主

[原创] 【Verilog数字VLSI设计教程】李林编著【中文清晰版】