设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog 设计指导

12 / 2 页下一页

发新帖

查看: 5252|回复: 12

[资料] SystemVerilog 设计指导

发表于 2011-1-30 10:52:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

SystemVerilog

SystemVerilog For Design.PDF

4.68 MB, 下载次数: 70 , 下载积分: 资产 -3 信元, 下载支出 3 信元

相关帖子

回复

发表于 2011-1-30 12:16:52 | 显示全部楼层

谢谢啊

回复支持反对

发表于 2011-1-30 15:39:16 | 显示全部楼层

非常感谢的啊

回复支持反对

发表于 2011-1-31 14:48:10 | 显示全部楼层

thanks ,very much

回复支持反对

发表于 2011-2-1 09:32:44 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-2-1 14:28:30 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-2-23 13:20:26 | 显示全部楼层

多谢。下来看看。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-2-24 15:24:12 | 显示全部楼层

Thanks a lot!!!1

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-11 21:22:43 | 显示全部楼层

先谢谢楼主分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-11 22:36:19 | 显示全部楼层

好东西，一定顶！

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 05:18 , Processed in 0.025468 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表