设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的135个经典设计实例
12
返回列表 发新帖
楼主: Undead_Pheonix

[资料] Verilog的135个经典设计实例

[复制链接]
clwmdi
发表于 2011-8-4 22:51:06 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2011-8-5 10:44:57 | 显示全部楼层
先拿下来学些!!
回复 支持 反对

使用道具 举报

发表于 2011-8-6 03:20:43 | 显示全部楼层
xiexie
回复 支持 反对

使用道具 举报

发表于 2011-8-6 08:31:36 | 显示全部楼层
没用的资料
回复 支持 反对

使用道具 举报

发表于 2011-8-6 21:12:46 | 显示全部楼层
Thank you very much！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 09:11 , Processed in 0.012442 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表