在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2535|回复: 8

[求助] 求教:Cadence schematic 问题 已解决

[复制链接]
发表于 2010-12-30 15:51:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 skycloud 于 2010-12-31 12:15 编辑

绘图2.jpg

在Cadence schematic编辑环境中,添加instance,调用tsmc的pdk中的cell symbol(pmos nmos res等),schematic check后,cell symbol的pin 脚会自动显示相连的wire的名字,如net1 net2等。请问:如何设置才能去到这些wire名字的显示?
谢谢。
发表于 2010-12-30 17:27:34 | 显示全部楼层
那是结点吧?
 楼主| 发表于 2010-12-30 18:24:29 | 显示全部楼层
本帖最后由 skycloud 于 2010-12-30 18:26 编辑

回复 2# zhifj86


    是结点的。上图是示意图。symbol显示的东西太多,model w l m 和这些net,看着有点乱,想去掉这个结点net显示,不知怎样设置?
发表于 2010-12-31 09:01:54 | 显示全部楼层
呵呵,谢谢楼主
发表于 2010-12-31 10:14:07 | 显示全部楼层
把DC simualtion disable, 仿一遍别的,比如AC,然后annotate DC operation point,就OK了。
发表于 2010-12-31 11:50:35 | 显示全部楼层
有道理
 楼主| 发表于 2010-12-31 12:15:19 | 显示全部楼层
问题已解决。
发表于 2010-12-31 14:03:58 | 显示全部楼层
有道理
呵呵
发表于 2011-1-2 14:44:50 | 显示全部楼层
很简单的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:46 , Processed in 0.026550 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表