在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3673|回复: 3

[求助] 底板采样采保电路中关于开关的疑问

[复制链接]
发表于 2010-12-26 22:51:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
pipelineAD 里 常用的电容翻转式采保电路中有一个提前关断的开关。我在仿真时分别用理想开关和实际开关带入(其它开关都是实际开关),发现用理想开关时有效位是16bit,而用实际开关时只有12bit。
这个开关的导通电阻要低,但是用大尺寸开关时电荷注入影响很大。
求教各位大侠:
1这种差距正常么?
2有没有什么办法缩小这种差距的?
 楼主| 发表于 2010-12-27 10:40:54 | 显示全部楼层
要沉了,顶以下。等待解答
发表于 2012-5-24 12:32:24 | 显示全部楼层
同求啊们貌似馈通效应很明显
发表于 2012-5-24 15:46:10 | 显示全部楼层
我没有具体仿真过,但你的结果却很奇怪。我推荐你认真看下EE315里关于采保开关的设计,或许有思路。

你说的提前关断的开关应该是指连接输入共模电压的两个开关S1a吧,这两个开关用来确定共模电压的,不是很重要,一般用nmos,尺寸的话比采样开关小,最重要的另外还有一个开关S1a',用来短路运放输入端,这个开关尺寸要足够大,并且源漏要对称。理论上S1a要提早于S1a‘,这样即使S1a引入了误差,仍可通过S1a'消除,而S1a'的关断时刻才是真正的采样时刻。实际应用中,为了降低时钟复杂程度,S1a和S1a'采用是相同的下降沿提前的时钟。你说的大尺寸开关导致电荷注入影响很大可以通过S1a'和全差分消除,理论上不存在啊。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 06:33 , Processed in 0.209568 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表