后仿结果和前仿不一致怎么办

fengzhishang58 · 发表于 2010-12-24 16:46:41

您需要登录才可以下载或查看，没有账号？注册

x

最近做了一个IO PAD电路，做完后仿，发现同前仿的结果相比，输出信号的duty cycle变得比较差，这个大概是layout中的什么原因引起的？？
需要修改版图吗？

谢谢指导

yiren218 · 发表于 2010-12-25 21:17:04

IO PAD?那你应该是SPICE仿真的结果吧。
因为后仿加上RC参数后，占空比和传输延迟会变差许多，如果在你的spec范围内可以不管，如果超出spec要求，需要重新修改cdl和layout

1144341544 · 发表于 2011-4-28 08:58:26

哦~同求，谢谢高手啦~

sindyzeng · 发表于 2011-5-23 17:02:07

同意2#
如果利用calibre 提取的寄生，则可以通过calibre本身查看信号线的寄生

[求助] 后仿结果和前仿不一致怎么办