最近在读拉扎为的《模拟CMOS电路设计》，有不解，请教高人问题。

wontall · 发表于 2010-12-24 16:26:49

您需要登录才可以下载或查看，没有账号？注册

x

最近在读拉扎为的《模拟CMOS电路设计》，有句话不理解，请大家给解释解释。

大多数CMOS工艺中， pMOS期间做在N well中，注意N well必须接一定的电位，一边pMOS的源/漏结二极管在任何情况下都能保持反偏？

请问

1，为什么是pMOS器件大多数做在N well中？而不是nMOS做在Pwell中呢？有什么优点吗？

2，N well接电位后，为何可以使pMOS 的源/漏结二极管保持反偏呢？

hezudao · 发表于 2010-12-24 17:44:09

这些问题问的，

Daniel10003 · 发表于 2010-12-24 19:20:36

呵呵，谢谢楼主的分享

goshawk · 发表于 2010-12-24 23:20:35

呵呵，最基本的问题，应该找本基础的书来看看，PN结，沟道什么的

梧桐 · 发表于 2010-12-25 18:07:50

建议看看有关工艺的书看看

ICSYS · 发表于 2010-12-25 18:52:11

回答楼主的两个问题；
1。第一个问题我想应该是和制造相关的问题，考虑到扩散，离子注入等问题，在P衬底中做N阱相比N衬底中作P阱有优点吧。
2。N阱接点位是为了使衬底与源漏间保持反偏，以确保衬底内无寄生电流。

mickey2011 · 发表于 2010-12-26 14:22:02

一般晶圆用P型衬底，Pmos用nwell，n阱一般接高电位，所以PMOS的源漏的PN结是反偏的。

wontall · 发表于 2010-12-26 20:23:50

回复 3# Daniel10003

讨论让大家进步呀。呵呵

tfliu · 发表于 2010-12-27 11:27:10

这个问题是工艺的问题,肯定是经过实践检验出来的真理,第二个问题,这个比较基础!

echo_psh · 发表于 2010-12-27 17:55:14

其實樓主問的問題真的很難讓我理解，不知可否是這樣回答
1.Pmos做在Nwell與nmos做在Pwell中都是可以的！并不是說為什么，
2.關于給Nwell加一定的電壓，為什么可以保持偏置，其實看看工藝就應該明白的，Nwell接觸的應該是P溝道，這就是PN結的問題了
不知能否明白


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

[讨论] 最近在读拉扎为的《模拟CMOS电路设计》，有不解，请教高人问题。