|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 syiwen 于 2011-6-20 15:21 编辑
职位描述:
负责数字模块后端流程,从综合,DFT,布局布线,时序分析,与模拟版图整合,到LVS,DRC check, 生成GDS文件。
职位要求:
* 熟悉IC设计数字后端流程;
* 具有扎实的数字电路基础和时序分析知识;
* 熟悉Magma Blast or Talus, PrimeTime 等工具者优先考虑;
* 熟悉verilog HDL语言和tcl/perl脚本者优先考虑; |
|