*全差分DAC偶次谐波高的原因？*

cutezero · 发表于 2010-12-2 19:02:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 cutezero 于 2010-12-2 19:08 编辑

对原来做好的DAC进行了工艺平移，结构用的一样，都是全差分的信号通路，只是电压降低一些。
在仿真这个DAC时，发现偶此谐波没有被很好地抑制，而是呈幅度逐次下降的趋势（2HD>3HD>4HD>5HD……），不知是什么原因？
PS：已经检查过整个电路的对称性没有问题。另外平移前的电路仿真结果是很好的。
请各位指教！谢谢！

cutezero · 发表于 2010-12-2 21:12:43

有人知道没？

vdslafe · 发表于 2010-12-2 22:24:19

从什么移到什么工艺？
管子都一样么？

cutezero · 发表于 2010-12-3 00:10:06

从180nm移到65nm……
管子不一样，根据工艺变化而变化了

从什么移到什么工艺？
管子都一样么？
vdslafe 发表于 2010-12-2 22:24

登录/注册后可看大图

widlarfan · 发表于 2010-12-3 07:50:30

check what cares VDD reduction.

cutezero · 发表于 2010-12-3 09:20:08

你是说由电源电压下降引起的吗？
虽然沿用了平移前的结构，但是不同PVT下管子都能工作在饱和区。

check what cares VDD reduction.
widlarfan 发表于 2010-12-3 07:50

登录/注册后可看大图

vdslafe · 发表于 2010-12-3 09:50:15

你的DAC 是用IO device 还是core device?

看看是不是Vth 变化导致headroom 变小。还有看看current source 的drain 是不是抖动很大

cutezero · 发表于 2010-12-3 10:35:07

用的是core device。
另外Vth的变化怎么仿真呢？
电流源的波动我看一看。

你的DAC 是用IO device 还是core device?

看看是不是Vth 变化导致headroom 变小。还有看看current sourc ...
vdslafe 发表于 2010-12-3 09:50

登录/注册后可看大图

vdslafe · 发表于 2010-12-3 10:37:56

平移之后 vds-vdsat 还一样么？
开关的控制信号的交叠位置有变化么？

cutezero · 发表于 2010-12-9 16:34:20

如果做DFT取的时间长度不能精确为一个周期，是不是必须要加窗啊？

平移之后 vds-vdsat 还一样么？
开关的控制信号的交叠位置有变化么？
vdslafe 发表于 2010-12-3 10:37

登录/注册后可看大图

[讨论] 全差分DAC偶次谐波高的原因？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2

[讨论] *全差分DAC偶次谐波高的原因？*

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2

[讨论] 全差分DAC偶次谐波高的原因？