在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2011-12-19 19:59:59 | 显示全部楼层
还没有下完,就没有资产了。唉。
发表于 2011-12-23 18:26:58 | 显示全部楼层
这么好的资料 还能说啥呢 只能顶你了 楼主 谢谢
发表于 2012-1-5 15:51:09 | 显示全部楼层
回复 1# benemale


    刚找到中文的 上个英文的把我信元都没了
发表于 2012-1-5 15:54:57 | 显示全部楼层
回复 1# benemale


    谢谢楼主
发表于 2012-1-5 22:18:39 | 显示全部楼层
xiankankan ,xiexiela
发表于 2012-1-5 23:14:08 | 显示全部楼层
that will be very helpful
发表于 2012-1-6 10:19:32 | 显示全部楼层
好资料,多谢
发表于 2012-2-14 23:30:24 | 显示全部楼层
看看了,thanks
发表于 2012-2-18 21:38:40 | 显示全部楼层
没分了了!!!
发表于 2012-2-18 23:08:55 | 显示全部楼层
不错的东西了,大家需要的时候参考一下多好啊,呵呵
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 08:29 , Processed in 0.026882 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表