在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 4896|回复: 3

[求助] 关于Xilinx FPGA输入偏移约束offset in的问题

[复制链接]
发表于 2010-11-17 20:36:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
请教各位高手:
       Xilinx FPGA中,offset in约束应该怎么加呀?尤其是应该是多长时间,这个时间是怎么知道的?是看外部芯片资料还是FPGA的data sheet,怎么将两者联系起来呀?各位大侠帮帮忙,尽量说的详细些,先谢谢大家了
发表于 2010-11-17 21:23:36 | 显示全部楼层
我也正在找啊    费脑子
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-11-18 16:04:54 | 显示全部楼层
各位高手帮帮忙呀,给点提示也好呀,现在是毫无头绪
回复 支持 反对

使用道具 举报

发表于 2010-11-22 17:36:30 | 显示全部楼层
也正在学习....
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-12 07:54 , Processed in 0.016797 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表