设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VERILOG实现任意分频任意占空比
1234567
返回列表 发新帖
楼主: liukai14052

[资料] VERILOG实现任意分频任意占空比

[复制链接]
发表于 2017-1-15 22:15:12 | 显示全部楼层
thank you ~~~~~~~~~~~~~~~~~~~~~~~
回复 支持 反对

使用道具 举报

QQben
发表于 2017-1-16 10:13:00 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

ohyaq
发表于 2017-1-18 17:04:58 | 显示全部楼层
謝謝分享
回复 支持 反对

使用道具 举报

花涛
发表于 2017-1-19 11:28:07 | 显示全部楼层
谢谢楼主，下载学习一下！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

Ralphjh
发表于 2017-1-19 13:27:12 | 显示全部楼层
下来看看，没有小数分频，讲的很简单。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-1-23 15:59:13 | 显示全部楼层
look一下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-10-9 18:49:22 | 显示全部楼层
thanks very much
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

anytao
发表于 2017-10-9 20:25:37 | 显示全部楼层
学习一下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 18:27 , Processed in 0.015508 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表