在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3347|回复: 6

[求助] quartus 编译错误

[复制链接]
发表于 2010-11-13 10:39:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
f8063f8d.bmp.bmp
请问各位高手 我应该怎么设置啊,
下面是我 遇到的错误,其中我采用的是cycloneIII  EP3C

   error : pin is incomponent with I/O bank 2 ,pin uses I.O standard LVDS , which has a VCCIO requintment incomponent with that banks VCCIO setting or it is other pins that use VCCIO 3.3V .

  其中我在TRPLUS_posa 与TRPLUS_POSB 全部设置为差分信号,TR_LVDS 引脚为悬空,AD_DATA设置为3.3,此时 编译正常,也也能够工作,
   但是当TR_LVDS设置为3.3VTTL后,就出现了那个错误,
   其中TR_PLUS信号 必须为LVDS标准的,
   期望得到大家的帮助,谢谢
 楼主| 发表于 2010-11-13 10:41:34 | 显示全部楼层
小弟在这里提前谢谢大家乐
发表于 2010-11-13 10:59:15 | 显示全部楼层
这是一个IO check问题,主要是在同一个bank一般不支持不同的电平属性,如果非要加的话,也就是你这个操作“当TR_LVDS设置为3.3VTTL后,就出现了那个错误"会导致软件进行IO fit时出错,原因是LVDS电平分配管脚是有要求的,一般间隔在5个IO之内不允许有其它的电平,主要是你选的这个TR_LVDS电平管脚离你设置的TRPLUS_posa 与TRPLUS_POSB 差分信号太近了,哈哈,有方法可以解决,第一:你换了TR_LVDS信号的管脚位置,第二:在Assignment Name 选择设置I/O Maximum ToggleRate 0Mhz  YES,希望能搞定,哈
 楼主| 发表于 2010-11-13 16:16:05 | 显示全部楼层
恩,谢谢wangbo19852008 了,我在尝试一下。
发表于 2010-11-13 20:59:25 | 显示全部楼层
good experience sharing
发表于 2010-11-13 23:24:52 | 显示全部楼层
3楼强啊~
 楼主| 发表于 2010-11-15 12:01:29 | 显示全部楼层
OK,已经找到,谢谢了,呵呵
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-29 01:56 , Processed in 0.027186 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表