FPGA timing analysis

dzkxybx · 发表于 2010-11-1 11:33:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 dzkxybx 于 2010-11-1 13:12 编辑

各位大侠！
   小弟现在遇到一个问题，请各位大侠不吝赐教~
   小弟想复用一个memory，但复用的2路信号时不同时钟域的（15M和30M），用一个mux选，但是timing的时候，memory端口上的信号老是会出现问题。小弟想请教：
   1、这样复用有实现的可能么？
   2、如果可以复用的话，我应该做些什么约束才能让timing analyze通过呢？

dzkxybx · 发表于 2010-11-1 12:56:22

自己顶一下，

andychan996 · 发表于 2010-12-25 10:47:49

提示: 作者被禁止或删除内容自动屏蔽

secant0711 · 发表于 2011-1-20 03:38:36

have no idea

andychan996 andychan996 当前离线积分 -140 头像被屏蔽	发表于 2010-12-25 10:47:49 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
andychan996 andychan996 当前离线积分 -140 头像被屏蔽
	回复支持反对举报

[求助] FPGA timing analysis

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1