|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
×
我在设计当中用了latch，这些latch位于flip-flop之间，只是起信号开关的作用，而且latch的使能是flip-flop的输出信号（不是时钟信号）。DC综合时，我采用了set_case_analysis把latch的使能端设为有效，此时latch透明。但是在这种情况下，DC并不对latch的setup和hold timing做检查（可能工具本身认为使能端恒定不变，不会有timing的问题），于是导致我门级仿真的时候latch出现了timing的问题。请问我该怎么处理？
进一步的，如果我要求latch的使能信号比数据信号早到达，综合约束该怎么写？
注：如果不用set_case_analysis的话，DC会把latch两边的路径打断，而且提示我没有定义latch的时钟信号。 |
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
IP卡
狗仔卡
发表于 2006-10-7 10:53:54
提升卡
沉默卡
喧嚣卡
变色卡
创芯人才网