在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3118|回复: 3

[求助] 基于FPGA的单精度浮点数乘法器设计

[复制链接]
发表于 2010-10-24 14:49:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在FPGA开发设计中,关于小数乘法应该怎样考虑?
发表于 2010-10-26 08:58:32 | 显示全部楼层
比如数a,b用(5,3)表示,即五位整数位,三位小数位,
相乘的结果进行截位处理,用(9,3)表示。具体的乘法器可以调用参数化宏模块。。
发表于 2011-5-6 12:31:04 | 显示全部楼层
参数化宏模块怎么调用啊
发表于 2012-8-24 10:30:07 | 显示全部楼层
好东西 顶一个哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 04:42 , Processed in 0.018474 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表